

# Information



U 5200 - System

1/87 (10)

vorläufige technische Daten

Hersteller: VEB Zentrum für Forschung und Technologie

Mikroelektronik Dresden

im VEB Kombinat Carl Zeiss Jena

CMOS-Gate-Array-System mit 12 000 Bauelementen

Das CMOS-Gate-Array-System U 5200 gestattet den Anwendern, selbst digitale Schaltkreise zu entwerfen, ohne daß umfassende Detailkenntnisse des Entwurfes von Schaltkreisen notwendig sind. Dieses neuartige Herangehen an den Entwurf von digitalen Schaltkreisen wird durch eine Reihe von Vorarbeiten des Schaltkreisherstellers ermöglicht. Umfangreiche Entwicklungssoftware und ein Katalog verwendbarer logischer Grundelemente gestatten eine Umsetzung der Anwenderaufgebenstellung in das Gate Array. Damit die gewünschten Schaltkreise schnell zur Verfügung stehen, ist die Grundstruktur eines Gate Arrays für alle Schaltkreise gleich (Master U 5201) und wird durch drei kundenspezifische Ebenen (davon zwei Verdrahtungsebenen) modifiziert.

Das Gate-Array-System U 5200 bietet folgende Vorteile;

- · kurze Entwicklungszeiten
- Rentabilität bereits bei geringen Stückzahlen
- weitestgehende Unterstützung des Entwurfes durch Zellenbibliothek mit etwa 100 Zellen und komfortables Entwurfssystem
- Ersatz von 100 ... 200 Standard-Logik-Schaltkreisen
- Nutzung leistungsarmer CMOS-Technologie
- · TTL-kompatibel; ausgangsseitig Treibung einer Standard-TTL-Last

## Technische Übersicht

Master U 5201

Gesamtgatteräquivalent: 3000

(Gatteräquivalent entspricht NAND/NOR mit 2 Eingängen)

davon 1020 Logikgatteräquivalente

102 JK-Master-Slave-Flip-Flops


52 E/A-Stufen

Masterausnutzung bis etwa 80 % möglich

Makrozellenkatalog enthält: Inverter, Grundgatter, Decoder, Multiplexer, Demultiplexer,

JK-Master-Slave-Flip-Flops, Arithmetikschaltungen, Zähler, Teiler,

Schieberegister, Segmentdecoder, E/A-Stufen



1) Markierung kennzeichnet Pin 1 2) Aufsetzfläche Bild 1: Gehäuse Verkappung in Plast-chipcarrier - 64polig

## Anschlußbelegung

1		Masse			39			Interfacesteuereingang
2	7	kundenspezifische Signale			40			Interfacesteuereingang
8		Eingang LSSD-Kette kundenspezifischer Eingang		7				Eingang Teststruktur
9		Takteingang			41			Ausgang Teststruktur
10	16	kundenspezifische Signale			42		47	kundenspezifische Signale
17		Masse			48			Masse
18	23	kundenspezifische Signale			49		55	kundenspezifische Signale
24		Prüfmodus			56			Ausgang LSSD-Kette
25	31	kundenspezifische Signale	2.5		57	•••	63	kundenspezifische Signale
32		Betriebsspannung			64			Betriebsspannung
33	38	kundenspezifische Signale				41		

#### Allgemeine Betriebsbedingungen

	Kurz- zeichen	min.	max.	Einheit	
Betriebsspannung	UCC	4,75	5,25	ν	
L-Eingangsspannung	n <sup>II</sup>	-0,3	. 0,8	ν.	
H-Eingangsspannung	UIH	2,0	UCC+0,3	ν	100
Umgebungstemperatur	. Sa	0	70	°C	

Die speziellen Betriebsbedingungen sind von der Gate-Array-Kundenverdrahtung abhängig.

# Ausgewählte Kennwerte

	.	Kurz- zeichen	min.	max.	Einheit
Ruhestromverbrauch 1	)	ICCR		200	/uA
Eingangsleckstrom 1 Summenleckstrom aller	)	I <sub>LL</sub> , I <sub>LHS</sub>		10	/uA
Eingänge ohne Low- Haltetransistor					
H-Eingangsleckstrom (Summenleckstrom	)	I <sub>LHE</sub>		40	/uA
aller Eingänge mit Low-Haltetransistor)		10			
L-Ausgangsspannung 2	)	n <sup>or</sup>		0,4	Λ :
H-Ausgangsspannung 3	)	- n <sup>OH</sup> -	2,8		V
Eingangskapazität		C <sub>I</sub>		10	pF .

bei  $U_{CC} = 5,25 \text{ V}, U_{IH} = 5,25 \text{ V}$ 

Die Betriebsstromaufnahme ist von der Kundenverdrahtung abhängig.

# Grenzwerte

Für die Gate-Array-Bauelemente sind die MOS/CMOS-Behandlungsvorschriften einzuhalten.

	Kurz- zeichen	min.	max.	Einheit
Betriebsspannung	n <sup>cc</sup>	- 0,5	7,0	ν
Eingangsspannung an allen Eingängen	u <sub>I</sub>	- 0,5	7,0	v
Ausgangsspannung	u <sub>o</sub>	- 0,5	7,0	V
Verlustleistung	$P_V$		0,5	W
Betriebstemperatur	A <sub>a</sub>	0 -	70	°C
Lagertemperatur	Ø <sub>s</sub>	- 55	125	°c .
	and the second s			

<sup>2)</sup> bei I<sub>O</sub> = 2 mA

<sup>3)</sup> bei  $U_{CC} = 4,75 \text{ V}, I_{O} = -0,4 \text{ mA}$ 

Die vorliegenden Datenblätter dienen ausschließlich der Information! Es können deraus keine Liefermöglichkeiten oder Produktionsverbindlichkeiten abgeleitet werden. Anderungen im Sinne des technischen Fortschritts sind vorbehalten.



Herausgeber:

veb applikationszentrum elektronik berlin im veb kombinet mikroelektronik

Mainzer Straße 25 Berlin 1035

Telefon: 5 80 05 21, Telex: 011 2981; 011 3055