
DS 8601 DC DMA-Logik-Schaltkreis


Der DMA-Schaltkreis DS 8601 DC ist für den Einsatz in DMA-organisierten Interfacegeräten vorgesehen. Dieser Schaltkreis liefert die Logik zur Ausführung der "Handshaking"-Operation bei Ausnutzung der Steuerung des Bussystems. Hat sich die "Busherrschaft" der DMA durchgesetzt, erzeugt der DS 8601 DC die erforderlichen Steuersignale zur Ausführung von DI-, DO- oder MULTIPLEX-Transfers entsprechend der Einstelltabelle. Der Schaltkreis besitzt einen Steuereingang TN (Anschluß 16), welcher einerseits beliebig viele Transfers und anderseits nur vier Transfers gestattet, um dann die "Busherrschaft" wieder abzugeben.



Anschlußbelegung und Schaltzeichen

Gehäuse: DIP-Plast 20polig

Bauform: A1KA nach TGL 26713/02



Übersichtsschaltplan

Bezeichnung der Anschlüsse

Anschluß	Bezeichnung	Typ ¹⁾	Name und Funktion
1	DRQ	Е	DATA-REQUEST (DMA-ANFORDERUNG)> TTL-EIN-GANG Ein "High" an diesem Eingang leitet die Forderung einer Übertragung an den Bus ein. Ein "Low" beendet die Übertragung und somit die "Busherrschaft"
2	DTO	Е	DATA-IN/OUT (DATENÜBERTRAGUNG-EINGABE/AUSGA-BE) TTL-EINGANG Mit diesem Signal findet die Auswahl der Transferart entsprechend einer Wahrheitstabelle statt. Während eines DI/DO-Transfers muß dieses Signal umkippen, um den Über-
	E	*	tragungszyklus zu beenden. Bei offenem Eingang nimmt dieser Anschluß einen "High"-Zustand ein. Einstelltabelle: $\overline{DT1}$ $\overline{DT0}$ Transfer
			X L DI/DO L H DI H H DO
3	DT1	Е	DATA IN (DATENÜBERTRAGUNG-EINGABE)> TTL- EINGANG Mit diesem Signal findet die Auswahl der Transferart ent- sprechend der oben angegebenen Einstelltabelle statt.
4	AE	A	ADRESS ENABLE (ADRESSFREIGABE) TTL-AUSGANG Dieses Signal zeigt an, daß eine Adresse auf den Bus gebracht werden kann.
5	DO		DATA OUT (DATENAUSGABE/MASTER)> TTL-AUS-GANG Dieses Signal zeigt an, daß an den Ausgängen des "Bus-masters" gültige Daten anliegen. > Schreibfreigabe für den Speicher
6	DI		DATA IN (DATENEINGABE/MASTER)> TTL-AUSGANG Dieses Signal zeigt an, daß der "Busmaster" bereit ist, Daten zu empfangen> Lesefreigabe des Speichers

Anschluß	Bezeichnung	Typ ¹⁾	Name und Funktion
7	SYNO	A	TRANSMIT SYNCHRONIZE (SYNCHRONISATION/AUSGA-BE)> TTL-AUSGANG Dieses Signal besteht in der DMA als Hinweis, daß ein Transfer ausgeführt wird.
8	BGTO	A	DMA GRANT OUTPUT (BUS = GEWÄHRUNG/AUSGANG) →OPEN-COLLECTOR-AUSGANG Dieses Signal ist das verzögerte Signal von BGT1, solange keine Anforderung (DRQ = Low) vorhanden ist. Ansonsten ist dieser Ausgang nicht aktiv. Er kann direkt an den Bus angeschlossen sein.
9	BMA	A	MASTER (BUS-HERRSCHAFT) TTL-AUSGANG Ein "High" an diesem Ausgang zeigt an, daß die DMA die "Busherrschaft" besitzt und ein Transfer ausgeführt wird.
10	M		Masse
11	BRQ	A	BUS-REQUEST (BUS-ANFORDERUNG) OPEN-COLLEKTOR-AUSGANG Ein "Low" an diesem Signal weist darauf hin, daß die DMA die "Busherrschaft" anfordert. Dieser Ausgang kann direkt an den Bus angeschlossen sein.
12	SYNI	E	RECEIVE SYNCHRONIZE (SYNCHRONISATION/EINGANG) >TTL-EINGANG Bei diesem Signal wir die DMA zum "Master" entsprechend der Beziehung: SYNI · AN · BMA ENA = BMA (BMA ENA ist ein internes Signal der DMA-Logik)
13	BGT1	E	DMA-GRANT INPUT (BUS-GEWÄHRUNG/EINGANG) →TTL-EINGANG Bei einem "Low" an diesem Eingang setzt sich die "Busherrschaft" durch, wenn die Busanforderung noch vorhanden ist (DRQ = H). Ansonsten wird dieses Signal verzögert zum Ausgang BGTO übertragen.
14	EMA	E/A	TIME-OUT (EINGANG: FREIGABE BRQ→TTL-EINGANG) (AUSGANG: FREIGABE BMA→ OPEN= COLLECTOR-AUSGANG)

			Als Ausgangsvariante ist dieser Anschluß "Low" bei BMA ENA = "H". Bei BMA ENA = "L" geht der Ausgang in den gesperrten Zustand über. Wird am Eingang ein "L" angelegt, wird \overline{BRQ} = "L" verhindert, bei einem "H" am Eingang ist \overline{BRQ} wirksam, falls \overline{BRQ} wegen der Begrenzung auf max. 4 Übertragungen rückgesetzt wurde. An diesem Anschluß kann zur Verzögerung von \overline{BGQ} ein RC-Netzwerk verwendet werden.
15	AN	Ε .	REPLY (ANTWORT)>TTL-EINGANG Dieses Signal dient zum Freigeben oder Sperren des freien Taktimpulses entsprechend der Einstelltabelle. Auch mit diesem Signal kann die DMA "Master" werden, wenn folgende Bedingung gilt: SYNI · AN · BMA ENA = BMA
16	TN	E	COUNT FOUR (ÜBERTRAGUNGSANZAHL)> TTL-EIN-GANG Ein "H" am Eingang gestattet ein Maximum von vier Zyklen zu übertragen, bevor wieder die "Busherrschaft" abgegeben wird. Ein "L" hebt diesen Vorgang auf und es kann ein unbegrenzt langer Transfer stattfinden, solange DRQ = "H" einnimmt. Bei offenem Eingang nimmt dieser Anschluß "H"-Zustand an.
17	Ĉ	E	CLOCK (TAKT)>TTL-EINGANG . Dieses Taktsignal wird zum Erzeugen aller Transfers benutzt.
18	DE	A	DATA ENABLE (DATENFREIGABE)> TTL-AUSGANG Dieses Signal zeigt an, daß Daten auf den Bus gebracht werden können.
19	INIT	E	INITIALIZE (INITIALISIERUNG)→ TTL-AUSGANG Dieses Signal stellt den Anfangszustand der DMA her, bevor DRQ = "H" mit Busanforderung beginnen kann. Ist INIT = "L", sind folgende Signale unwirksam: BRQ, BMA, DE, AE, SYNO, DI, DO
20	UCC		Betriebsspannung
1 77	T7:	A	

Grenzwerte

Grenzwert	Kurz- zeichen	min.	max.	Einheit
Betriebsspannung	UCC	0	7	V
Eingangsspannung	U		5,5	V
Ausgangsspannung High	UOH		5,5	V
Verlustleistung T _a = 70°C	Ptot		1,5	W
Sperrschichttemperatur	Tj		150	°C

Betriebsbedingungen

Kennwert	Kurz- zeichen	min.	max.	Einheit
Betriebsspannung	U _{CC}	4,75	5,25	V
Eingangsspannung High	UIH	2,0		V
Eingangsspannung Low	U _{IL}		0,8	V
Ausgangsstrom High	-I _{OH}		1,0	mA
Ausgangsstrom Low	I _{OL}		8	mA
Ausgänge EMA, BGTO,	02		70	mA
BRQ				
Ausgangsspannung High	U _{OH}		5,5	V
Umgebungstemperatur	Ta	0	70	°C
Impulsdauer				
Eingänge DRQ (t ₁₄)	twH	35		ns
\overline{INIT} (t_1)	t _{wL}	35		ns
\bar{C} (t_{12})	twL	60		ns
(t ₁₃)	t _{wH}	60		ns
DTO (t ₃₃)	t _{wH}	30	1 Taktperiode	ns
Voreinstellzeiten	t _{su}			
INIT: L→ H (t ₄)		25		ns
DRQ: $L \longrightarrow H (t_4)$		25		ns
\overline{BRQ} : H \longrightarrow L (t_6)		35		ns
$\overline{\text{BGTI:}}$ H \longrightarrow L (t ₆)		35		ns
BRQ: L→H (t ₉)		0		ns
BGTI: L→H (t ₉)		0	1	ns
DRQ: H→L (t ₂₂)		35		ns
C: H→L (t ₂₂)		35		ns

Kennv	vert	Kurz- zeichen	min.	max.	Einhei
DI:	L→H	(t ₂₀)	0		. ns
AN:	L→H ((t ₂₀)	0		ns
DTO:	L→H ((t ₂₄)	60		ns
ਹੋ:	H→L (t ₂₄)	60		ns
OTO:	H▶L (t ₂₄)	60		ns
C:	H→L (t ₂₄)	60		ns
T1:	L→H (t ₂₄)	60		1000
:	H→L (t ₂₄)	60	-	ns
)T1:	H→L (t ₂₄)	60		ns
:	H→L (1	t ₂₄)	60		ns
N:	H→L (1	(21)	30		ns
	H → L (t		30		ns
	H ▶L (t		35		ns
TO:	L→H (t	21)	35		ns
TO:	H→L · (t	31	65		ns
ž:	H→L (t	22)	65		ns
		32	00		ns

Statische Kennwerte ($T_a = 0 \text{ bis } 70 \text{ °C}$)

Kennwert	Kurz- zeichen	Meßbedingung	min.	typ.	max.	Einheit
Ausgangsspannung High	U _{ОН}	$U_{CC} = 4,75 \text{ V},$ $U_{IL} = 0,8 \text{ V},$ $U_{IH} = 2,0 \text{ V},$	2,7			V
Ausgangsstrom High	I _{ОН}	$U_{OH} = 1,0 \text{ mA}$ $U_{CC} = 4,75 \text{ V}$ $U_{OH} = 5,25 \text{ V}$	100			μА
Ausgangsspannung Low		$U_{CC} = 4,75 \text{ V}$ $U_{IH} = 2,0 \text{ V},$ $U_{OL} = 0,8 \text{ V},$			0,8	V
Ausgänge BGTO, BRQ, EMA	UOL	$I_{OL} = 70 \text{ mA}$ $I_{OL} = 8 \text{ mA}$			0,8	V
lle Ausgänge	UOL				0,5	v

Kennwert	Kurz- zeichen	Meßbedingung	min.	typ.	max.	Einheit
Eingangsstrom High		$U_{CC} = 5,25 \text{ V},$				
alle Eingänge, außer	I _{IH}	$U_{IH} = 2,7 V$ $U_{IH} = 5,5 V$			0,05	mA
DTO und TN					0.0	A
Eingänge DTO, TN	I _{IH}				-0,3	mA
Eingänge DRQ, DT1,	I _{IH}				1	mA
SYNI, AN,						1
\bar{C} , \overline{INIT}						
Eingänge DTO, TN	I _{IH}				1,5	mA
Eingangsstrom Low		$U_{CC} = 5,25 \text{ V},$				
		$U_{IL} = 0.4 \text{ V}$				
Eingänge BGTI, EMA	-I _{IL}	IL I			0,05	mA
Eingänge DRQ, DT1,	-I _{IL}				1,4	mA
SYNI, AN,	111					
C, INIT						
Eingänge DTO, TN	-I _{IL}				2,5	mA
Flußspannung der Ein-	-U _{IK}	$U_{CC} = 4,75 \text{ V}$			1,5	V
gangsdiode	IK	-I _{IK} = 18 mA				
Ausgangskurzschluß-	-I _{OS}	$U_{CC} = 5,25 \text{ V}$	15		60	mA
strom 1)	OS	CC				
alle Eingänge, außer						
BGTO, BRQ, EMA						
Stromaufnahme	I	$U_{CC} = 5,25 \text{ V}$		1	160	mA
Stromaumanne	l _{CC}	CC 0,20				

¹⁾ Nicht mehr als einen Ausgang gleichzeitig kurzschließen, Dauer des Kurzschlusses $\leq 1~{\rm s}$.